集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1325|回复: 5

FPGA的时钟质量对设计的影响

[复制链接]
dameihuaxia 发表于 2021-7-17 14:35:23 | 显示全部楼层 |阅读模式


本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
zhangyukun 发表于 2021-7-17 15:28:11 | 显示全部楼层
FPGA的时钟质量对设计的影响
afei6969 发表于 2021-7-17 19:01:37 | 显示全部楼层
6666666666666666
 楼主| dameihuaxia 发表于 2021-7-18 13:54:48 | 显示全部楼层
Modelsim入门
http://www.fpgaw.com/forum.php?m ... 9&fromuid=58166
(出处: fpga论坛|fpga设计论坛)
雷磊 发表于 2021-7-21 15:00:10 | 显示全部楼层
至芯李老B站直播FPGA培训工程师就业课程 (直播课)每日9点开始
https://live.bilibili.com/h5/23300129?share_source=wechat


至芯科技FPGA培训初级课程
https://www.bilibili.com/video/B ... 2653418125031840449

至芯FPGA从入门到精通(至芯小曦)
https://www.bilibili.com/video/B ... 2653418125031840449

基于FPGA的Verilog语法基础课程(至芯科技夏宇闻教授)
https://www.bilibili.com/video/B ... 2653418125031840449


更多课程信息 请加QQ群 570185844
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-11-15 21:55 , Processed in 0.064895 second(s), 24 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表