基于VHDL的4PSK的设计与实现

电子设计工程 山西师范大学 刘瑜 李竹

　　1 引言

　　实际通信中的许多信道都不能直接传送基带信号，必须使用基带信号控制载波波形的某些参量，使得这些参量随基带信号的变化而变化，即正弦载波调制。数字通信系统有二进制数字调制和多进制调制两种方式。而后者比前者具有以下特点：相同码元传输率下，多进制系统信息传输率高；相同信息速率下，多进制信号码元的持续时间长，因此码元能量增加，抑制信号特性引起的码间干扰。

　　这里是利用层次化、模块化和参数化的设计方法，通过MAX+PUSSⅡ软件平台，设计多进制数字相位调制MPSK(M—ary Phase—Shift Keying)中的四相制4PSK(4一ary Phase—Shift Keying)的调制系统和解调系统。

　　2 4PSK调制解调原理

　　多进制数字相位调制又称多相调制，它是利用载波的多种不同相位来表征数字信号的调制方式。多进制数字相位调制有绝对相位调制和相对相位调制两种。本设计是4进制绝对相位调制4PSK。4PSK的基带信号只有“0”、“1”、“2”、“3”四个电平值，在π／4体系的调制方式下，其调制信号所对应的相位分别为45°、135°、225°、315°。其典型波形如图1所示。4PSK的产生方法有直接调相法和相位选择法。对于可编程逻辑器件，利用直接调相法产生调制信号时，相对运算量较大，因此选用相位选择法。图2为4PSK相位选择调制原理图。


典型波形

4PSK相位选择调制原理图

　　利用基带信号控制4个不同开关，选通不同的载波通路。当基带信号是“0”时，选通通路0，且关闭其他3个通路，使得调制信号对应的载波的相位为 45°。同理基带信号分别是“1”、“2”、“3”时，调制信号对应的载波相位分别为135°、225°、315°。

　　对于4PSK的解调，采用相位判别法，在调制信号中检测出相位变化的位置，随后根据起始相位对应于调制信号中心位置的距离辨别出相位数值，再利用载波和基带信号之间的对应关系，解调出基带信号。

　　3 功能模块设计

　　3．1 载波信号的产生

　　若利用级数计算方法产生正弦载波，则计算量较大。因此这里采用查表法产生正弦载波，即将一个周期的正弦波通过100点采样得到时域离散信号，并存储采样数据，若产生一个周期的正弦波，可依次读取存储的数据。若每一个不同相位的载波信号都利用查表法产生。则需存储400个数据，因此需占用大量硬件资源。起始相位为0°的载波对应100个采样信号，而经过计算可知。起始相位为45°的载波是在起始相位为0°的载波采样信号基础上延迟13个采样点。同理可得：起始相位为135°、225°、315°的载波是在起始相位为0°的载波采样信号基础上分别延迟38、63、88个采样点。图3为调制信号产生的程序流程。

调制信号产生的程序流程

　　利用100进制的计算器循环计数，当每完成计数100后，就产生一个周期的载波。对应基带信号为“0”时，在计数结果的基础加13作为载波采样信号的存储地址，产生的存储地址等于高于100时，将产生的存储地址减去100，所以基带信号为“0”时，相对应的存储地址是从13～99，随后再从 0~12，这样就完成一个100个采样数值的输出，相应产生一个初始相位为45°的载波周期信号。同理可产生其他基带信号相对应的载波产生，其唯一差别就是在计数结果的基础上另加的数值不同。

　　3．2 解调

　　因为4PSK调制信号中所对应的不同基带信号的相位也不同，所以需判断调制信号的起始相位。因为可编程逻辑器件不能实现负电平，所以该设计是以 8位数字信号的中值127作为基准电平。判别调制信号的初始相位时，存储连续的载波数据，根据数据流之间的关系判断出相位变化以及相位变化时所对应的载波幅度。相位变化出现的位置有2种：第1种是载波幅度值出现极值，但是前后载波数据流代表幅度值变化很小，相对于8位数据而言小于10个量化单位，但是变化的位置不是在幅度的最大值和最小值，在基带信号从“O”到“1”和从“2”到“3”的两种情况下都会出现相位变化；第2种是载波的幅度值跳变很大，相对于 8位数据而言大于20个量化单位，在基带信号从“1”到“3”和从“2”到“0”的两种情况下都会出现相位变化。当判别出相位变化的位置时，存储相位变化时所对应的载波数据，该数据就是初始相位的载波数据幅度值，但此时还不能判断出具体的初始相位，因为如45°和135°的载波幅度值是相等的，当得到载波幅度值后，再根据数据的变化趋势，如果幅度具有增加趋势，则是45°，如果幅度具有减小趋势，则是135°。其解调过程的程序流程如图4所示。

解调过程的程序流程

基于VHDL的4PSK的设计与实现

fpga设计中继电器控制电路方案下载
http://www.fpgaw.com/forum.php?m ... 8&fromuid=54563
(出处: 集成电路技术分享)

可重构平台下AES算法的流水线性能优化
http://www.fpgaw.com/forum.php?m ... 5&fromuid=58166
(出处: 集成电路技术分享)