组合逻辑用FPGA的什么资源实现？

7、组合逻辑用FPGA的什么资源实现？
由于过长的组合逻辑链（级联的LUT）会引入较大的延时，而时序逻辑（REG）能够把较长的组合逻辑链分割成较短的组合逻辑链，有效地缩短关键路径和次关键路径的长度，进而提高该FPGA设计的整体时序性能，所以组合逻辑与时序逻辑的使用比例可以作为评价一个FPGA设计时序性能的辅助参数。

组合逻辑占用LUT；
时序逻辑占用REG（触发器）；

8、电压跟随器的原理
定义：电压跟随器，顾名思义，就是输出电压与输入电压是相同的，就是说，电压跟随器的电压放大倍数恒小于且接近1。
特点：输入阻抗高，而输出阻抗低；
作用：电压跟随器起缓冲、隔离、提高带载能力的作用。
————————————————
版权声明：本文为CSDN博主「我是苏~格~拉」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/weixin_44348260/article/details/119607317

组合逻辑用FPGA的什么资源实现

组合逻辑用FPGA的什么资源实现？
http://www.fpgaw.com/forum.php?m ... 4&fromuid=59831
(出处: fpga论坛|fpga设计论坛)

组合逻辑用FPGA的什么资源实现？
http://www.fpgaw.com/forum.php?m ... 4&fromuid=59610
(出处: fpga论坛|fpga设计论坛)