SoC设计中IP复用和验证策略

SoC设计中IP复用和验证策略

吴晓星；
上海交通大学微电子学院，上海（200240）；
E-mail：xiaoxing.wu@163.com

摘 要：
在IC设计中，IP内核复用可以有效地缩短产品开发周期并降低成本，了解IP内核的应用现状以及当前IP产业的几个主要组织及相关的工作情况与当前国际IP产业现状将有助于中国IP产业的健康发展。
在SoC中进行IP复用可获得更高的生产力，但通常要经过多次的实验和纠错才能成功地将IP集成到SoC中。

关键词：
        SoC；IP复用；IP内核

1. 引 言

SoC已成为IC工业的主流，其关键所在是对IP或cores的复用设计。IP技术的变迁对整个工业的商业发展模式，机会和风险的影响都是巨大的。

生产工艺的能力正在以每年增加58%的速度增长着，而CAD工具的增长为23%,这中间的差距使得CAD工具成为SoC 时代的瓶颈。投入市场的时间对于IC工业飞速发展是至关重要的。由于其门数和管脚数都是巨大的，SoC芯片非常之复杂，芯片包含了存储器，模拟电路，胶连逻辑以及应用软件，IP模块的再使用设计方法学成为SoC设计的关键。

IP内核是满足特定规范，并能在设计中复用的功能模块。根据功能不同，内核可进行参数化，也可不进行，但内核供应商必须提供相关的文档以及内核功能验证方法。令人遗憾的是，目前还没有业界普遍接受的规范，不同公司的IP内核需要满足的规范也不尽相同，这是很难在设计中融合不同厂商所提供内核的一个主要原因。[1]

典型90纳米SoC设计如今成本已接近2500万美元。70%的费用将耗费在验证方面，不仅仅是功能验证，而是所有方面的验证。当今减少总体成本唯一有效的方法是设计复用。问题就变成了如何验证所需复用的IP。

2. IP内核的三种类型

IP内核可以在不同的硬件描述级实现，由此产生了三类IP内核：软核、固核和硬核。这种分类主要依据产品交付的方式，而这三种IP内核实现方法也各具特色。[2]

软核通常以可综合的HDL提供，因此具有较高的灵活性，并与具体的实现工艺无关，其主要缺点是缺乏对时序、面积和功耗的预见性。由于软核是以源代码的形式提供，尽管源代码可以采用加密方法，但其知识产权保护问题不容忽视。硬核则以经过完全的布局布线的网表形式提供，这种硬核既具有可预见性，同时还可以针对特定工艺或购买商进行功耗和尺寸上的优化。尽管硬核由于缺乏灵活性而可移植性差，但由于无须提供寄存器转移级(RTL)文件，因而更易于实现IP保护。硬IP的功能、密度和速度都可预测，而且很容易集成到新的SoC中。

固核则是软核和硬核的折衷。大多数应用于FPGA的IP内核均为软核，软核有助于用户调节参数并增强可复用性。软核通常以加密形式提供，这样实际的RTL对用户是不可见的，但布局和布线灵活。在这些加密的软核中，如果对内核进行了参数化，那么用户就可通过头文件或图形用户接口(GUI)方便地对参数进行操作。对于那些对时序要求严格的内核(如PCI接口内核)，可预布线特定信号或分配特定的布线资源，以满足时序要求。这些内核可归类为固核，由于内核是预先设计的代码模块，因此这有可能影响包含该内核的整体设计。

由于内核的建立、保持时间和握手信号都可能是固定的，因此其它电路的设计时都必须考虑与该内核进行正确地接口。如果内核具有固定布局或部分固定的布局，那么这还将影响其它电路的布局。

3. IP复用概念

由于芯片设计的复杂性和产品面市时间对于保证终端市场的成功率至关重要，设计师不断寻求缩短设计周期的方法，以及更有效的设计方式。随着我们步入系统级芯片时代，利用IP内核和可编程逻辑进行设计复用显得日趋重要。[3]

IP复用（IP Reuse）是指在集成电路设计过程中，通过继承、共享或购买所需的智力产权内核，然后再利用EDA工具进行设计、综合和验证，从而加速流片设计过程，降低开发风险。IP Reuse已逐渐成为现代集成电路设计的重要手段，在日新月异的各种应用需求面前，超大规模集成电路设计时代正步入一个IP整合的时代。

4. 存在的问题

4.1问题分析

SoC设计方法的兴起必然伴随IP市场交易的活跃，几个国际IP交易机构如D&R、VCX近些年在国际市场上都取得了不俗的成绩。但就中国而言，IP的市场并不是非常乐观。国内IP 交易的不活跃在很大程度上限制了我国SoC的发展，从而可能最终导致我们错失这次历史良机。影响我国IP发展的几个重要因素分成两个层面，一个是IP交易的业务层面，一个是IP复用的技术层面。[4]

IP交易中的业务问题。IP的费用太高，被认为是制约IP使用的最主要障碍；IP的质量难以评估；很难找到合适的IP。

IP复用中的技术问题。系统验证困难；IP整合困难；IP交付文件不完整。

4.2问题总结

我国IP/SoC 产业的问题可以分成两个大的层面：一个是我国企业投入具有自主知识产权IP/SoC 产品的研发力度小，创新能力有限。当前由我国企业主导的IC技术屈指可数，多数核心技术掌握在欧美日韩等国的产业巨头手中，这是不争的事实。同时政府高层缺乏从全局着手的统筹规划，统一管理。另一个大的方面是我国IP流通不畅。我国现存如下问题： 4.2.1 IP的价格较高

2004 年我国产值过亿的IC企业仅仅有17 家，它们是IP的主要消费者，毋容置疑，它们的IP消费能力还比较有限。较高的IP 价格抑制了我国企业对IP的需求。 4.2.2 IP查询困难

在进行完SoC方案的搭建后，企业将查询市场上可能会满足自己需求的IP，即查询IP。IP查询困难包括两个方面的原因：一个是无从寻找IP，在美国、英国、法国、日本、韩国以及我国台湾省都建有专门进行IP查询和交易的机构。一是我国市场上可选的IP非常有限，即使有地方可以查询，也可能因IP数量种类有限而查询不得满足自己需求的IP。 4.2.3 IP的挑选非常困难

一个IP需要从多个方面来评估，挑选一个IP需要从IP对于我国IP标准的符合性、IP 的

设计完好性、IP在SoC中的适应性等方面进行评估，当然价格问题也是挑选IP的一个重要因素。

4.2.4 IP整合、SoC验证的技术困难

IP整合、SoC验证是全球性的技术难题。对于我国IC企业而言，多数尚处于成长发育阶段，规模普遍较小，资金投入及其有限。而SoC设计成本却随着设计规模的扩大，设计复杂度的提高而变得越来越高，我国多数IC企业无力承担。

5. IP复用的验证结论

5.1 IP复用的验证

IP模块是对功能和实现方式的描述，是未经物理实现的虚拟器件，不同类型的IP模块有不同的模型和测试方法，IP模块的提供者虽然无法对模块进行物理测试，但必须向SoC集成者提供模块的测试信息，其中包括模块的测试方法、可测性结构及测试产生方法等。如果不以这些模块的测试信息为基础，SoC集成者就无法对高达千万门级的芯片进行测试，而复用则是SoC测试的关键。因此采用何种方式复用，如何解决复用中遇到的问题成为目前 SoC测试研究的焦点之一。

根据可测性设计理论，一个时序电路的可测性与其时序路径上的长度有关，而测试复杂度与环路长度成正比。环路长度越长测试复杂度越高，且这种关系成指数形式变化。一个IP核经过精心设计可以具有很好的可测性，但是在具体被嵌入使用时，外部配套电路设计不当会引入环路，使电路的可测向下降。即使所使用的IP核内部没有任何环路、具有很高的可测性，但是在引入了外围电路之后，也会产生不止一条穿过IP核的环路。IP核的使用需要综合考虑诸多因素，而不是几个IP核的简单堆砌。[5]

5.2 验证重点

SoC设计具有很多共性，例如一般都是通过多个IP整合构建，一般都有处理器，存储器，寄存器等等。由于这些设计上的共性，在验证上也有很多共同的验证重点。[6] 5.2.1 IP 之间的接口

随着半导体技术的发展，深亚微米工艺加工技术允许开发上百万门级的单芯片，已能够将系统级设计集成到单个芯片中即实现片上系统SoC。IP核的复用是SoC设计的关键，但困难在于缺乏IP核与系统的接口标准，因此，开发统一的IP核接口标准对提高IP核的复用意义重大。

基于IP核复用技术的SoC 设计使芯片的设计从以硬件为中心转向以软件为中心，芯片设计不再是门级的设计，而是IP核和接口及其复用设计。IP核集成到系统所要考虑的问题包括：同步，例如全局执行、数据交换和协议方面的同步操作；协议转换，不同模块间不兼容的协议的转换，封装可用来解决这个问题，但需要考虑时序约束；I/O缓存，为满足系统行为和时序约束可能需要缓存数据。另外，出于对核设计的保护会故意隐藏一些信息，而这些信息在集成时可能需要。因为核的多样性，使用完全相同的接口是不现实的，提供一种具有通用结构定义、可扩展的接口协议，可方便IP核与系统的集成。

SoC设计IP接口缺陷发生的主要原因是对接口理解失误导致的。因此，将IP尽可能的统一到简单，通用的接口上可以大幅度的降低接口缺陷发生的概率。

5.2.2 交换互连总线

在复杂的SoC中，交换互连总线可以作为独立的模块用于作为各个IP之间的互连。交换互连总线往往包括输入逻辑，地址译码，总线仲裁和输出逻辑几部分，可以完成数据流交换，地址分配，共享资源的优先级确定等功能。其作为IP之间接口模块，是数据流的必经通道，因此也是验证的重点。

就IP核互连的形式而言，主要有共享总线、点对点的连接及多总线几种方式，带宽、时延、数据吞吐率及功耗通常是几个需主要考虑的因素。

共享总线方式是通过不同地址的解码来完成不同主、从部件的互连及总线复用，这对多外设IC系统设计而言，对地址总线的扇出提出了较高的要求，同时过于复杂的解码逻辑会增加额外的时延。如果数据主要集中在一个主处理器与一个从外设交换数据，则其他的外设在此期间需处于IDEL或高阻状态，而对于多处理器设计的系统，其他的数据传输不能同时进行，增加了时延及等待。

通过增加总线的宽度、提高总线的时钟以及采用多总线方案可以解决带宽、时延问题。但增加总线的宽度，只有外围设备在一个时钟周期中能全部占有这些总线时才有效，否则总线的利用率就不高，而提高总线的时钟也会受到一定的限制，同时会产生功耗方面的问题。

一个有效的办法就是采用多总线方案。多总线的方案有多种实现形式，按不同速率对总线分段可以减少总线的竞争并且提高总线利用率；可采用独立的读写总线以进行同时的读写；可提供多个并行的总线，对主、从部件间进行点对点的连接，以实现一对主、从部件的高速互连；另外还有一些有效的方式，如采用分层总线构架，采用交换矩阵或互连网络，来实现多个主、从部件的同时互连，等等。 5.2.3 功能验证

在设计被综合前，首先要对RTL描述进行逻辑功能验证，验证的目的是为了确保验证过的模块或芯片具有100%的功能正确性。通常，RTL级功能验证主要采用自底向上的验证策略，即在模块集成到芯片以前尽可能地对每一个IP核或模块进行验证，然后再对整个芯片或系统进行验证，因此RTL级验证可分为模块级验证，子系统级验证和系统级验证3个阶段。

模块级验证就是对SoC系统中某个模块或IP核进行单独的验证。模块级验证的目标是要达到足够高的功能覆盖率，使得模块在集成到整个系统中时不会带来任何模块本身的功能错误。如果模块本身有一些功能错误，那么系统级验证将变得非常困难。

当单个模块被验证完毕之后，他就可以被集成到其从属的子系统中去验证。在子系统中可能包含其他已被验证过的模块，所以，子系统级验证主要侧重于模块间接口的验证和模块间交互的验证。系统级验证就是对整个系统芯片进行验证，他通过模拟一个芯片运行的真实环境，来测试系统运行的状况是否与设计规范中的要求相符合。

为了成功的对系统中每个模块及整个系统进行验证，在写测试激励之前一定要先写一个全面高计划，并对其进行评估，而后作为规范来遵守。由于SoC是由多个模块组成的一个复杂的系统级芯片，所以，在验证计划中不仅要有对整个系统的验证策略，而且还要包括系统中每个模块的验证策略。

6. 结论

SoC设计采用基于核的设计方法学，而设计的关键是IP 核复用。SoC技术是IC 技术

发展的必然趋势和主流，SoC设计方法要求IP 核标准化、规范化，给未来的发展带来便利。

由于IP复用的应用在不断的增加，SoC内部的测试结构甚至专用测试IP的复用，也一定会不断增加，以至于形成电子设计行业的测试复用设计标准，使SoC的测试设计强度降低，设计效率提高。

参考文献

[1] [2] [3] [4] [5] [6]

张兴，黄如，刘晓彦．《微电子学概论》[M]，北京：北京大学出版社，2005

牛风举．《基于IP复用的数字IC设计技术》[M]，北京：电子工业出版社，2003.9 郭兵，沈艳，林永宏等．《SoC 技术原理与应用》[M]，北京：清华大学出版社，2006 李思昆，曾献君，郭阳．《VLSI设计方法学》[Z]，国防科技大学计算机学院，2002.4

刘劲松，林涛．《整合多IP的SoC芯片的验证挑战和思路》[Z]，杰尔系统上海有限公司，2006.2 （美）拉申卡，帕特森，信赫．《系统芯片（SoC）验证方法与技术》[M] ，北京：电子工业出版社，2005.1



IP Reuse and verification in SoC Design

Wu Xiaoxing

School of Microelectronics，Shanghai Jiaotong University，Shanghai (200240)

Abstract

In IC design, the reuse of IP core can shorten the product develop circuit and cost effectively, understand the present situation of application of IP core as well as the several current main organizations in IP industry and the correlation working conditions and the current international IP industry situation will be helpful to Chinese IP industry development. Carries on IP-reuse in SoC may obtain a higher productive force, but usually need to pass through many times experiment and error corrections to gain successful integrate IP into SoC. Keywords: SoC，IP-reuse，IP core

赞，，，，，，，，，，，，，谢谢楼主分享。。。。。。。。。。。。

顶.......................................................