FPGA接口逻辑设计的实现

小舍YZ · 发表于 2017-9-18 16:21:37

FPGA接口逻辑设计的实现

在设计中，单片机与FPGA接口采用总线方式。单片机以总线方式与FPGA进行数据与控制信息通信有许多优点。如速度快，其通信工作时序是纯硬件行为；节省PLD芯片的I/O口线；相对于非总线方式，单片机编程简捷，控制可靠；在FPGA中通过逻辑切换，单片机易于与SRAM或ROM接口等。
  单片机与FPGA通信接口程序(名为MCS51)通过编译后，生成的逻辑符号如图1所示。

  其各引脚功能为：
  P26：输入信号，作为FPGA的片选端，低电平有效，高电平时保持现有状态，与单片机的P2.6相连；WR：输入信号，为FPGA的写信号，与单片机的写端口相连，当P26为低电平时，单片机可向FPGA写数据，以达到传送命令以及数据的目的；ALE：输入信号，与单片机的ALE信号相连，用于FPGA片内锁存地址，配合WR信号进行单片机与FPGA的通信；P0［7..0］：输入信号，共8条数据线，为单片机PO口的接口，用于地址和数据的传送；SEL：输出信号，用于控制波形的形状，共有三种波形(正弦波、方波、三角波)；Q0［3..0］～Q5［3..0］：输出信号，用于6级级联乘法器的置数输入；ST：输出信号，为级联乘法器的片选端，低电平有效。
  FPGA片内实现寄存器，可对单片机传输的数据和命令进行寄存，具体如下：
  命令寄存器：
  入口地址：FFH命令字：FFH(ST有效)，OOH(ST无效)。入口地址：OOH命令字：EOH(显示正弦波，sel为00)E1H(显示方波，sel为01)E2H(显示三角波，sel为10)
  数据寄存器：
  入口地址：01H，02H，03H分别存储单片机传送的6位10进制数。这些数据是用户要求的频率数通过单片机乘8处理后传送过来的，为乘法器提供频率数据。