切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › FPGA外部的时钟输入引脚一定要走全局时钟网络ma ?
返回列表 发新帖
查看: 1289|回复: 3

FPGA外部的时钟输入引脚一定要走全局时钟网络ma ?

[复制链接]
原子弹 发表于 2017-12-12 09:23:19 | 显示全部楼层 |阅读模式
FPGA外部的时钟输入引脚一定要走全局时钟网络ma ?

点评

额地方
海!外直播 t．cn/RxBC0c2 禁闻视频 t．cn/RxBCc65 一个国家有三千所普通大学，学生大多自费；但却有6000所党校是花纳税人的钱办学，学生全都用纳税人的钱上学！令人发指的是它们的毕业生犯罪率几乎百分之百！  发表于 2017-12-13 20:17
FPGA工程师就业培训班（保就业）
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
 楼主| 原子弹 发表于 2017-12-12 09:24:29 | 显示全部楼层
我觉得扇出多的话就有必要，扇出少的话没有必要！！！
至芯科技ZX系列开发板正在火爆发售！
回复 支持 反对

使用道具 举报

zxopenljx 发表于 2025-2-28 16:10:56 | 显示全部楼层
FPGA外部的时钟输入引脚一定要走全局时钟网络
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-4-10 20:40 , Processed in 0.068773 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表