基于FPGA的快速数字锁相环实现

基于FPGA的快速数字锁相环实现

中文期刊文章

作　　者：杨湲 肖顺文 邹文辉 易欢 李怡琳
作者机构：西华师范大学电子信息工程学院
出 版 物：《乐山师范学院学报》 (Journal of Leshan Normal University)
年 卷 期：2016年 第8期

摘　　要：
根据数字锁相环的原理,本设计用VHDL语言实现了锁相功能。
本设计的数字锁相环是由数字鉴相器、数字环路滤波器、数字振荡器,相位调整模块组成。
在设计中对锁相时间与相位同步误差做了一定的调整,使本设计中的锁相环具有快速锁相,低同步误差等优点。
同时采用模块化设计,使得各个功能模块具有独立性强,修改方便等特点。
仿真结果表明:信号经过锁相环以后,能够很快地进入锁定状态并且具有很小的相位误差。

页　　码：24-28页
主 题 词：VHDL语言                快速锁相                低同步误差                模块化设计                相位误差
学科分类：TN791 TN911.8
核心收录：暂无

基于FPGA的快速数字锁相环实现
p1

基于FPGA的快速数字锁相环实现
p2

基于FPGA的快速数字锁相环实现
p3

基于FPGA的快速数字锁相环实现
p4

基于FPGA的快速数字锁相环实现
p5

基于FPGA的快速数字锁相环实现

顶~~~~~~~~~~~~~~~~