集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2384|回复: 7

简谈FPGA verilog中的repeat用法与例子

[复制链接]
晓灰灰 发表于 2018-8-14 11:36:13 | 显示全部楼层 |阅读模式
        大家好,又到了每日学习的时间了,今天我们来聊一聊FPGA verilog中的repeat用法与例子。

        repeat 循环语句执行指定循环数,如果循环计数表达式的值不确定,即为 x 或z 时,那么循环次数按 0 处理。
         
        repeat 循环语句的语法为:
                repeat(循环次数表达式)
                begin
                        语句块;
                end

        其中, “循环次数表达式”用于指定循环次数,可以是一个整数、变量或者数值表达式。如果是变量或者数值表达式,其数值只在第一次循环时得到计算,从而得以事先确定循环次
数; “语句块”为重复执行的循环体。 在可综合设计中, “循环次数表达式”必须在程序编译过程中保持不变。下面给出一个:

module mult_8b_repeat(
    a, b, q , a_t1
     );
   
   parameter bsize = 8;
  input  [bsize-1 : 0] a, b;
  output [2*bsize-1 : 0] q;
  output
  reg [2*bsize-1 : 0] a_t1;
  reg [2*bsize-1 : 0] q, a_t;
  reg [bsize-1 : 0] b_t;
   
   always @(a or b) begin
     q = 0;
   a_t = a;
   
    //a_t1 = {{bsize[0]},a};
   
    b_t = b;
   
   repeat(bsize) begin
    if (b_t[0]) begin
       q = q + a_t;     
            end
    else begin
       q = q;
    end
    a_t = a_t << 1;
    b_t = b_t >> 1;  
    end
  end

endmodule

         波形:
       
       
        今天就聊到这里,各位,加油。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| 晓灰灰 发表于 2018-8-14 11:38:24 | 显示全部楼层
简谈FPGA verilog中的repeat用法与例子
zhangyukun 发表于 2018-8-15 09:24:23 | 显示全部楼层
简谈FPGA verilog中的repeat用法与例子
 楼主| 晓灰灰 发表于 2018-8-15 14:00:59 | 显示全部楼层
简谈FPGA verilog中的repeat用法与例子
 楼主| 晓灰灰 发表于 2018-8-17 10:25:07 | 显示全部楼层
简谈FPGA verilog中的repeat用法与例子
 楼主| 晓灰灰 发表于 2018-8-27 14:13:44 | 显示全部楼层
简谈FPGA verilog中的repeat用法与例子
 楼主| 晓灰灰 发表于 2018-9-10 11:17:19 | 显示全部楼层
简谈FPGA verilog中的repeat用法与例子
大鹏 发表于 2022-6-2 13:21:20 | 显示全部楼层
简谈FPGA verilog中的repeat用法与例子
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 09:49 , Processed in 0.063127 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表