基于VHDL语言的数字钟设计

lcytms · 发表于 2018-8-29 09:07:34

基于VHDL语言的数字钟设计

中文期刊文章

作　　者：张颖
作者机构：中国海洋大学信息科学与工程学院,山东青岛266100
出版物：《科技创新与应用》 (科技创新与应用)
年卷期：2017年第12期

摘　　要：
以自顶向下的模块化方法进行数字钟系统设计,采用VHDL语言编写各功能模块,原理图作为顶层文件的方式,在Quartus II集成开发环境里进行编译、仿真、综合,最后在线下载到实验箱进行调试,调试结果表明：数字钟的时间显示、调时和闹钟功能均可实现。

页　　码：80-81页
主题词：EDA技术 VHDL 自顶向下数字钟
学科分类：TP311.52
核心收录：暂无

lcytms · 发表于 2018-8-29 09:08:39

基于VHDL语言的数字钟设计
p1

lcytms · 发表于 2018-8-29 09:10:17

基于VHDL语言的数字钟设计
p2

zhangyukun · 发表于 2018-8-29 09:34:36

基于VHDL语言的数字钟设计

fpga_feixiang · 发表于 2018-9-3 11:18:57

顶~~~~~~~~~~~~~~~

Sunlife · 发表于 2018-9-23 18:04:58

fpga_feixiang · 发表于 2018-11-17 15:45:54

顶~~~~~~~~~~~~~~~~~~

lixirui · 发表于 2018-12-4 09:11:32

基于VHDL语言的数字钟设计

lixirui · 发表于 2018-12-4 09:11:45

基于VHDL语言的数字钟设计

		自动登录	找回密码
密码			我要注册

基于VHDL语言的数字钟设计

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

站长推荐 /1