切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 据IEEE-754标准来看做浮点数的除法器指数部分位宽为12位 ...
返回列表 发新帖
查看: 1160|回复: 1

据IEEE-754标准来看做浮点数的除法器指数部分位宽为12位，尾数部分位宽为14位

[复制链接]
ccs 发表于 2019-3-7 09:50:21 | 显示全部楼层 |阅读模式
据IEEE-754标准来看做浮点数的除法器指数部分位宽为12位，尾数部分位宽为14位正不正确？为什么我用altera自带的浮点数除法器输入指数位宽为12时软件提示输入的指数位宽不能大于11
ps：我用的是quartus prime 17.1的软件版本
至芯科技ZX系列开发板正在火爆发售！
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
大鹏 发表于 2019-3-7 10:37:15 | 显示全部楼层
据IEEE-754标准来看做浮点数的除法器指数部分位宽为12位，尾数部分位宽为14位
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-1 00:57 , Processed in 0.059812 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表