FPGA与DSP数据通信问题

各位大虾：
    请教。
    关于FPGA和DSP的数据通信，通过DSP给片选和地址获取FPGA的数据。
    FPGA定义了16个引脚作为数据线。3个引脚作为地址线，1个引脚做片选，引脚电平均选用LVTTL电平标准。地址和片选定义为输入。数据为输出。19个引脚直接与DSP直接的相连。片选低电平有效，有效期间检测地址，根据地址发送数据到数据线。片选无效期间，不检测地址，数据线给高阻态。
    在调试过程中，片选无效时dsp访问其他外设，但是与fpga相连接的三位地址线会受到干扰，使dsp运行不正常。这种情况时有时无。
    我自己分析，三位地址线在fpga上时做为输入的，不应该会对地址线有置位操作。是否是引脚的设置上有问题？
    请教各位，这是什么原因引起的。
    谢谢！