集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1888|回复: 4

数字IC(ASIC)设计流程

[复制链接]
fpga_feixiang 发表于 2019-3-24 17:55:07 | 显示全部楼层 |阅读模式
格定制、详细设计、HDL编码、仿真验证、逻辑综合(产生网表)、静态时序分析(STA)、形式验证(对比综合后网表与HDL设计功能是否一致)。之后包括布局布线(进行硬件模块和连线资源映射)等操作,最终生成验证后的版图文件用于流片。其中综合是划分IC设计前端和后端的界限。

zhangyukun 发表于 2019-3-25 09:18:31 | 显示全部楼层
数字IC(ASIC)设计流程
zxopenhl 发表于 2019-3-27 09:33:47 | 显示全部楼层
数字IC(ASIC)设计流程
大鹏 发表于 2020-8-16 11:43:12 | 显示全部楼层
数字IC(ASIC)设计流程
大鹏 发表于 2022-5-10 16:32:46 | 显示全部楼层
数字IC(ASIC)设计流程
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 09:20 , Processed in 0.058001 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表