集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1545|回复: 3

发送沿和捕获沿

[复制链接]
fpga_feixiang 发表于 2020-2-23 14:53:44 | 显示全部楼层 |阅读模式
(1)发送沿(Launch Edge):前级寄存器发送数据对应的时钟沿,是时序分析的起点;

  (2)捕获沿(Latch Edge):后记寄存器捕获数据对应的时钟沿,是时序分析的终点。相对于launch Edge通常为一个时钟周期,但不绝对,如多周期。

  “信号跳变抵达窗口”:对latch寄存器来说,从previous时钟对应的Hold Time开始,到current 时钟对应的Setup Time 结束。

  “信号电平采样窗口”:对latch寄存器来说,从current时钟对应的Setup Time开始,到current时钟对应的Hold Time结束。

  launch寄存器必须保证驱动的信号跳变到达latch寄存器的时刻处于“信号跳变抵达窗口”内,才能保证不破坏latch寄存器的“信号电平采样窗口”。
大鹏 发表于 2022-5-8 08:54:26 | 显示全部楼层
发送沿和捕获沿
zxopenhl 发表于 2022-5-9 17:06:25 | 显示全部楼层
发送沿和捕获沿
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 09:33 , Processed in 0.091966 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表