集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1684|回复: 3

建立时间与保持时间的概念

[复制链接]
fpga_feixiang 发表于 2020-4-18 07:31:02 | 显示全部楼层 |阅读模式
建立时间:触发器在时钟上升沿到来之前,其数据输入端的数据必须保持不变的时间。

保持时间:触发器在时钟上升沿到来之后,其数据输入端的数据必须保持不变的时间。
不考虑时钟的skew,D2的建立时间不能大于(时钟周期T - D1数据最迟到达时间T1max+T2max);保持时间不能大于(D1数据最快到达时间T1min+T2min);否则D2的数据将进入亚稳态并向后级电路传播
zxopenhl 发表于 2020-4-18 15:28:15 | 显示全部楼层
建立时间与保持时间的概念
大鹏 发表于 2022-2-21 09:32:02 | 显示全部楼层
建立时间与保持时间的概念
大鹏 发表于 2022-3-14 09:37:22 | 显示全部楼层
建立时间与保持时间的概念
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-25 01:31 , Processed in 0.058652 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表