集成电路技术分享

用户名  找回密码
 我要注册

QQ登录

只需一步,快速开始

帖子
查看: 1401|回复: 4

数电知识知多少(2)

[复制链接]
zxopenljx 发表于 2020-5-6 15:50:52 | 显示全部楼层 |阅读模式
3、建立时间与保持时间的概念?

建立时间:触发器在时钟上升沿到来之前,其数据输入端的数据必须保持不变的时间。

保持时间:触发器在时钟上升沿到来之后,其数据输入端的数据必须保持不变的时间。

不考虑时钟的skew,D2的建立时间不能大于(时钟周期T - D1数据最迟到达时间T1max+T2max);保持时间不能大于(D1数据最快到达时间T1min+T2min);否则D2的数据将进入亚稳态并向后级电路传播

4、为什么触发器要满足建立时间和保持时间?

因 为触发器内部数据的形成是需要一定的时间的,如果不满足建立和保持时间,触发器将进入亚稳态,进入亚稳态后触发器的输出将不稳定,在0和1之间变化,这时 需要经过一个恢复时间,其输出才能稳定,但稳定后的值并不一定是你的输入值。这就是为什么要用两级触发器来同步异步输入信号。这样做可以防止由于异步输入 信号对于本级时钟可能不满足建立保持时间而使本级触发器产生的亚稳态传播到后面逻辑中,导致亚稳态的传播。

(比较容易理解的方式)换个方式理解:需要建立时间是因为触发器的D段像一个锁存器在接受数据,为了稳定的设置前级门的状态需要一段稳定时间;需要保持时间是因为在时钟沿到来之后,触发器要通过反馈来所存状态,从后级门传到前级门需要时间。
hellokity 发表于 2020-5-11 09:29:49 | 显示全部楼层
建立时间:触发器在时钟上升沿到来之前,其数据输入端的数据必须保持不变的时间。

保持时间:触发器在时钟上升沿到来之后,其数据输入端的数据必须保持不变的时间。
 楼主| zxopenljx 发表于 2023-8-28 16:08:08 | 显示全部楼层
数电知识知多少(2)
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐

FPGA设计论坛公众号
FPGA设计论坛公众号
FPGA设计论坛公众号

查看 »

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-4-18 21:59 , Processed in 0.056305 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表