集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1069|回复: 13

Verilog HDL 的while语句

[复制链接]
afei6969 发表于 2021-1-16 17:16:13 | 显示全部楼层 |阅读模式
while语句的格式如下:
while(表达式) 语句
或用如下格式:
while(表达式) begin 多条语句 end
下面举一个while语句的例子,该例子用while循环语句对rega这个八位二进制数中值为1的位进行计
数。
begin: count1s
reg[7:0] tempreg;
count=0;
tempreg = rega;
while(tempreg)
begin
if(tempreg[0]) count = count + 1;
tempreg = tempreg>>1;
end
end
zhangyukun 发表于 2021-1-16 17:23:41 | 显示全部楼层
Verilog HDL 的while语句
zxopenljx 发表于 2024-7-16 17:42:40 | 显示全部楼层
Verilog HDL 的while语句
hellokity 发表于 2024-7-17 14:46:10 | 显示全部楼层
Verilog HDL 的while语句
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-11-23 07:26 , Processed in 0.062580 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表