集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1879|回复: 4

FIFO深度计算

[复制链接]
zxopenfq 发表于 2021-4-13 16:36:45 | 显示全部楼层 |阅读模式
写时钟频率为wclk
读时钟频率为rclk
写周期里,每B个时钟周期写入A个数据到FIFO
读周期里,每Y个周期从FIFO读X个数据

写操作效率:(A/B)*wclk
读操作效率:(X/Y)*rclk


最坏情况下(考虑背靠背)写入的数据为BL=2*bl,则所需要的时间为BL*(1/wclk),接收方可以接收的数据=(BL*(1/wclk))  *  (X/Y)*rclk

Depth=BL-(BL*(1/wclk))  *  (X/Y)*rclk
Depth=BL-BL*(X/Y)*(rclk/wclk)
zxopenhl 发表于 2021-4-13 18:25:54 | 显示全部楼层
FIFO深度计算   
zhangyukun 发表于 2021-4-14 09:58:25 | 显示全部楼层
FIFO深度计算
zxopenhl 发表于 2022-12-24 14:31:26 | 显示全部楼层
FIFO深度计算
zxopenhl 发表于 2022-12-25 14:27:57 | 显示全部楼层
FIFO深度计算
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-11-27 10:51 , Processed in 0.060321 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表