100MHz ADC数据采集存储模块（NIOS ii）

tianruo521 · 发表于 2021-7-31 22:34:58

高速ADC采集电路部分：一个高速ADC采集芯片，采样时钟是100MHz，数据口是8位并口。

处理器：FPGA上面构建一个NIOS ii内核。

请问各位大侠，FPGA内部应该使用什么模块将高速ADC采集的数据保存起来，以便进一步分析？谢谢大家！

lihongkun16 · 发表于 2021-8-1 16:50:51

tianruo521 · 发表于 2021-8-1 20:05:33

lihongkun16 发表于 2021-8-1 16:50
100MHz ADC数据采集存储模块（NIOS ii）

您好！感谢回复，现在选的FPGA内部不带ADC模块。使用'ADC Controller for DE-series Boards‘时钟频率最大只能设置到12.5MHz。

请问一下这种情况是不是只能自己写一个IP核添加进去？谢谢！

		自动登录	找回密码
密码			我要注册

站长推荐 /1