至芯FPGA课堂笔记-同步电路（20220123）

下午练习：1. 理解同步电路第二定理。2. 尝试完成时序计算题（注意引用必要公式）。3. 尝试为距离控制器（PPT最后一页）建模，验证，时序分析和提速（建议QuartusII）。4. 尝试为今天下午Vivado代码的引信控制器继续完成后续时序分析和提速。

注意：使用Vivdao提速时，时序报告并不直接报告最高工作频率，而是在设计运行频率和约束频率的基础上，给出余量。若余量正值，则通过，否则报告失败。

提速过程：1. 首先完成建模并验证它的功能。2. 在通过功能验证基础上，首先运行一个基础速度，不加约束，观察报告；3. 然后开始提速，提高输入频率，不加约束，观察报告是否违规，若未违规则继续3，直至违规；4. 出现违规后，开始加入约束，观察报告；5.在给出约束仍然无效果情况下，插入流水线和常数化端口，编译后继续时序分析，观察报告。若仍然违规，则继续通过修改结构，或者改变选型（选择更快速度的器件），直至通过时序分析。后续课程，我们将通过流水线设计课程，介绍更多的提速方法。理论上，用面积换速度，可以做到极致（FPGA/ASIC）内核的最高允许速度。注意今天的距离控制器练习在“timing_design.pptx ”的最后一页。关于距离控制器：1. 两个坐标P0（x0，y0，z0）和P1(x1，y1，z1)之间的距离，若距离小于阈值B，则启动S（例如两个坐标可以是巡航导弹的坐标和欲摧毁的目标坐标）2. 三维度距离差的计算，需要使用一个有符号减法器，做三个例化3. 平方器可以使用乘法器自乘，必须是有符号输入，可以是无符号输出4. 三个维度平方和的相加，必须使用两个双端口加法器，或者一个三端口的并行加法器。考虑并行加法器提速比较困难，故推荐使用前者。5. 得到三个维度的平方和之后，并不需要开平方根。因为平方和是单调函数，可以用平方和与阈值的平方比较，等效与开方根后与阈值比较6. 建议首先在QuarutsII平台上做7. 最高工作频率应该可以到达400M，若通过各种措施仍然做不到400M，则可以通过选型（改选更快的器件，例如Altera的GX系列，速度等级更高的器件）

下一节课需要分享计算题和距离控制器的提速，请准备
如果觉得距离控制器的提速过程复杂，也可以独立将引信控制器的提速过程，在QuartusII平台上再运行一次。
静态时序分析是当下EDA主要的时序分析工具，它不需要写Testbench，不需要写信号激励，可以支持EDA的调整-分析-调整-分析自动化。它是对已有的门级网表，根据提供的时钟信号，找到其中所有的寄存器和寄存器路径，然后逐一分析（每一个寄存器路径）：建立关系，保持关系和最小脉冲 由于相同时钟域是相关时钟域的特例，故Synopsys的工具，给出对相关时钟域的分析支持。分析建立关系时，需要将源时钟和目标时钟有限个相位差，逐一分析，即根据目标时钟的锁存沿（女孩出发时刻），找到与其最近的一次发送沿（男孩出发时刻），据此配对做建立关系检查：数据需要时刻-数据到达时刻 然后，根据已经找到的所有个建立关系，再对每一个建立关系做两个保持关系检查：当其男孩出发时刻与前一个女孩出发时刻配对，当前女孩出发时刻与后一个男孩出发时刻配对，两次检查的最差Slack做为当前路径的结论 因此，STA需要时钟和寄存器路径。缺少它们，STA则无法出报告。

FPGA   至芯课程简单易上手