集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2518|回复: 3

16位全加器通过1位全加器元件例化实现VHDL

[复制链接]
2007301686 发表于 2010-6-4 19:41:45 | 显示全部楼层 |阅读模式
通过例化1位全加器的方法实现了16位全加器

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
墨香奶茶 发表于 2011-3-11 18:27:26 | 显示全部楼层
分享了。谢啦!
fpga_feixiang 发表于 2021-12-1 13:38:55 | 显示全部楼层
66666666666666666
嘿哈嘿哈哈 发表于 2023-12-11 09:17:41 | 显示全部楼层
16位全加器通过1位全加器元件例化实现VHDL
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-11-16 05:49 , Processed in 0.064628 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表