切换到窄版

fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › Lattice的isplever的问题

发新帖

查看: 2115|回复: 0

Lattice的isplever的问题

别生气咯 发表于 2010-6-26 00:30:46 | 显示全部楼层 |阅读模式

Lattice的isplever，有一个时钟频率的约束，这个的标准一般是什么？
有时候时钟约束有错误照样能生成JED文件，有的时候则不能，这个在什么地方设置啊？

isplever, Lattice

相关帖子

至芯科技ZX系列开发板正在火爆发售！

回复

使用道具举报

发新帖

站长推荐 /1

|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-11-23 15:36 , Processed in 0.059215 second(s), 24 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表