集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2397|回复: 3

模拟IC设计与使用VHDL语言设计IC的区别

[复制链接]
I2C 发表于 2010-4-9 23:03:34 | 显示全部楼层 |阅读模式
模拟IC设计与使用VHDL语言设计IC的区别
感觉模拟IC设计就应该是设计模拟电路.设计运放等,通过设计电路、在硅片上搭建TTL.CMOS......从而做成IC芯片;) j  e* h7 N% r/ g+ d; N" j9 X

而我经常看到说IC设计就是使用HDL VHDL语言设计IC,写好HDL VHDL语言后烧录到FPGA.CPLD.......从而做成芯片。
我想问的是这两者有什么区别?
liuhuishou9003 发表于 2010-10-16 20:43:14 | 显示全部楼层
所应用的平台不一样!
大鹏 发表于 2022-2-22 09:47:15 | 显示全部楼层
模拟IC设计与使用VHDL语言设计IC的区别
大鹏 发表于 2022-3-12 15:47:23 | 显示全部楼层
模拟IC设计与使用VHDL语言设计IC的区别
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-25 00:57 , Processed in 0.058080 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表