状态机综合的问题

interi · 发表于 2010-6-26 00:20:28

本帖最后由 fpgaw 于 2010-11-19 06:41 编辑

有个状态机在D版的ise5.1中综合不过去，能够检测到有状态机就是莫名其妙的fail
在ise4.2中顺利通过，在synplify中出错如下，@E:"F:\vhdl_generatorfile\state_control\state_control3.vhd":59:8:59:11|Multiple non-tristate drivers for net adda in state_control
不知道为什么，请DX们帮忙看看

interi · 发表于 2010-6-26 01:31:13

---------------------------------------------------- 
---------------------------------------------------- 
--   
--  Library Name :  encoder 
--  Unit    Name :  state_control 
--  Unit    Type :  State Machine 
--   
------------------------------------------------------ 
 
library ieee; 
use ieee.std_logic_1164.all; 
use ieee.STD_LOGIC_UNSIGNED.all; 
library synplify; 
use synplify.attributes.all; 
 
 
entity state_control is 
  port ( 
        reset : in std_logic; 
        d : in std_logic_vector(7 downto 0 ); 
        clk : in std_logic; 
        eoc : in std_logic; 
        oe : out std_logic; 
        adda : out std_logic; 
        ale : out std_logic; 
        start : out std_logic; 
        q : out std_logic_vector(7 downto 0 ); 
        QQ : out std_logic_vector(3 downto 0 ) 
        ); 
 
end state_control; 
 
 
architecture state_control of state_control is 
 
  signal lock : std_logic; 
 
  type visual_S0_states is (S0, S1, S2, S3, S4, S5, S6, S7); 
  signal visual_S0_current : visual_S0_states; 
 
 
begin 
  adda<='1';（出错是这个赋值产生的！！！） 
 
 
 
  -- Synchronous process 
  state_control_S0: 
  process (clk, reset) 
  begin 
 
    if (reset = '1') then 
      visual_S0_current <= S0; 
    elsif (clk'event and clk = '1') then 
 
      case visual_S0_current is 
        when S0 => 
          visual_S0_current <= S1; 
 
        when S1 => 
          visual_S0_current <= S2; 
 
        when S2 => 
          visual_S0_current <= S3; 
 
        when S3 => 
          if (eoc = '0') then 
            adda<='0'; 
            visual_S0_current <= S4; 
          else 
            visual_S0_current <= S3; 
          end if; 
 
        when S4 => 
          if (eoc = '1') then 
            visual_S0_current <= S5; 
          else 
            visual_S0_current <= S4; 
          end if; 
 
        when S5 => 
          visual_S0_current <= S6; 
 
        when S6 => 
          visual_S0_current <= S7; 
 
        when S7 => 
          visual_S0_current <= S0; 
 
        when others => 
 
          visual_S0_current <= S0; 
      end case; 
    end if; 
  end process; 
 
  -- Combinational process 
  state_control_S0_comb: 
  process (d, visual_S0_current) 
  begin   -- Combinational process 
 
    case visual_S0_current is 
      when S0 => 
        qq<="0000"; 
        ale<='0'; 
        start<='0'; 
        oe<='0'; 
        lock<='0'; 
 
      when S1 => 
        qq<="0001"; 
        ale<='1'; 
        start<='0'; 
        oe<='0'; 
        lock<='0'; 
 
      when S2 => 
        qq<="0010"; 
        ale<='1'; 
        start<='1'; 
        oe<='0'; 
        lock<='0'; 
 
      when S3 => 
        qq<="0011"; 
        ale<='1'; 
        start<='1'; 
        oe<='0'; 
        lock<='0'; 
 
      when S4 => 
        qq<="0100"; 
        ale<='0'; 
        start<='0'; 
        oe<='0'; 
        lock<='0'; 
 
      when S5 => 
        qq<="0101"; 
        ale<='0'; 
        start<='1'; 
        oe<='1'; 
        lock<='0'; 
 
      when S6 => 
        qq<="0110"; 
        ale<='0'; 
        start<='0'; 
        oe<='1'; 
        lock<='1'; 
        q<=d; 
 
      when S7 => 
        qq<="0111"; 
        ale<='0'; 
        start<='0'; 
        oe<='1'; 
        lock<='1'; 
 
      when others => 
        null; 
    end case; 
  end process; 
 
   
end state_control;