集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 3075|回复: 3

cpld的时钟频率是怎么算的?

[复制链接]
AAT 发表于 2010-6-26 02:05:55 | 显示全部楼层 |阅读模式
本帖最后由 fpgaw 于 2010-7-3 06:15 编辑

小弟我刚学cpld麻烦问下各位大虾 cpld的时钟频率是怎么算的?就如同at89c51单片机外部接个12M晶振然后 每执行一句话就是1US,但是在cpld上怎么计算每执行一句话所用的时间呢? 我现在的CPLD是MAX3128 pdf上说最高可以跑到192M。
ups 发表于 2010-6-26 03:23:23 | 显示全部楼层
CPLD是硬件,不是处理器,没有执行代码的概念。
ups 发表于 2010-6-26 03:33:09 | 显示全部楼层
恩 现在我已经明白了 唉///这个问题真的很低级 呵呵...
CCIE 发表于 2010-6-26 03:35:47 | 显示全部楼层
这个偶也不懂。。。
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-11-23 15:30 , Processed in 0.071872 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表