集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 3313|回复: 7

如何设置FPGA闲置管脚

[复制链接]
encounter 发表于 2010-6-27 23:19:56 | 显示全部楼层 |阅读模式
本帖最后由 fpgaw 于 2010-7-6 05:20 编辑

如何设置FPGA闲置管脚
在FPGA的开发板上,有时候没有用到那么多引脚,但是其硬件其实有连接,这时候这些引脚设置成什么状态?设置不当会烧坏引脚吗?
longtime 发表于 2010-6-27 23:40:55 | 显示全部楼层
在SETTINGS中的DEVICE中DEVICE AND PIN OPTION中的UNUSES PIN中设定就可以了
ANG 发表于 2010-6-28 00:54:44 | 显示全部楼层
2#
huanying0012
CTT 发表于 2010-6-28 02:16:33 | 显示全部楼层
只要设置好状态,闲置也不会受外界noise的
ANG 发表于 2010-6-28 03:34:40 | 显示全部楼层
未用IO应该是三态输出
interi 发表于 2010-6-28 04:19:57 | 显示全部楼层
楼上的说反了吧
interig 发表于 2010-6-28 05:34:47 | 显示全部楼层
应该是高阻吧
 楼主| encounter 发表于 2010-6-28 06:42:51 | 显示全部楼层
好问题!!谢谢各位大虾们
       
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 09:42 , Processed in 0.065492 second(s), 24 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表