集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2524|回复: 6

WPM脉宽调制IP核(verilog)

[复制链接]
longtime 发表于 2010-6-28 00:44:10 | 显示全部楼层 |阅读模式
本帖最后由 fpgaw 于 2010-7-6 19:11 编辑

Actel 的IPcore
CorePWM_RTL_Verilog为IP设计软核
CorePWM_RTL_AN&amp;Web Server为使用和配置说明文档Configuring CorePWM Using RTL Blocks<br>
VVC 发表于 2010-6-28 01:12:15 | 显示全部楼层
看看哈塞哦
interige 发表于 2010-6-28 01:58:15 | 显示全部楼层
看一下<br>
呵呵
CTT 发表于 2010-6-28 02:20:37 | 显示全部楼层
完了,没钱
HDL 发表于 2010-6-28 02:23:14 | 显示全部楼层
发的是什么啊! 没意思, 关键的程序没有! 
大鹏 发表于 2022-3-8 08:44:27 | 显示全部楼层
WPM脉宽调制IP核(verilog)
zxopenhl 发表于 2022-3-14 09:35:29 | 显示全部楼层
WPM脉宽调制IP核(verilog)
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-25 00:28 , Processed in 0.117035 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表