集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2703|回复: 5

在有时钟的情况下,怎样再表达另一个信号的跳变?

[复制链接]
longtime 发表于 2010-6-28 00:25:34 | 显示全部楼层 |阅读模式
本帖最后由 fpgaw 于 2010-7-6 05:27 编辑

SE是一个字同步信号,我想在SE从1 变为0 后的每一个时钟上升沿读数据。SE在第1个时钟上升沿从1变为0,同时我也在这个时钟上升沿读一个数据,接着每一个时钟上升沿也读一个数据,连续读16个,SE在第16个时钟上升沿变为1,在第17个时钟上升沿又变为0.接着又开始读16个数据。这不是相当于在15个时钟内要读16个数据吗?怎么做到啊?我的代码是:
if se='0' then
  if rising_edge(clk) then
   if cnt<=15 then
    databuf(cnt)<=data;
       if cnt=15 then
          cnt:=0;
       else cnt:=cnt+1;
      end if;
   end if;
end if;
CHANG 发表于 2010-6-28 01:10:05 | 显示全部楼层
怎么没人回我啊?
HDL 发表于 2010-6-28 01:53:38 | 显示全部楼层
我这个就是AD73311的配置问题,有没有给我一点思路
inter 发表于 2010-6-28 03:31:55 | 显示全部楼层
我也碰到这问题了   不知道怎么处理  看高手解答
tim 发表于 2010-6-28 04:54:15 | 显示全部楼层
高倍时钟来采
VVIC 发表于 2010-6-28 06:39:54 | 显示全部楼层
不知道zhouquan2006是不是也是在配置AD73311的时候碰到了我一样的问题。如果是,我的问题已经解决了,不过有点笨。不要见笑!我用的是状态机,我多加了一个状态。仿真通过了,还没下载到板子调试!
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 10:14 , Processed in 0.086444 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表