切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 给一个信号赋值后，信号就一直是那个值，那还要锁存器干 ...
12
返回列表 发新帖
楼主: ICE

给一个信号赋值后，信号就一直是那个值，那还要锁存器干什么？

[复制链接]
interig 发表于 2010-6-28 11:39:48 | 显示全部楼层
是不是vhdl里面signal就相当于一条线<br>
就是wire？<br>
那样得话，这个就有点区别了<br>
当然需要latch得啊
至芯科技ZX系列开发板正在火爆发售！
回复 支持 反对

使用道具 举报

FPGA就业培训班招聘学员（保就业）
encounter 发表于 2010-6-28 11:47:43 | 显示全部楼层
latch就是锁存啊~~懂了
至芯科技ZX系列开发板正在火爆发售！
回复 支持 反对

使用道具 举报

interige 发表于 2010-6-28 13:25:42 | 显示全部楼层
看情况而定了2@
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

usd 发表于 2010-6-28 13:40:26 | 显示全部楼层
要有硬件思想，应该做到知道每一句语言对应的电路
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-4-19 17:05 , Processed in 0.054909 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表