集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
123
返回列表 发新帖
楼主: HDL

加法器的流水线:3级加法器形成流水线结构,时钟上怎么控制

[复制链接]
interi 发表于 2010-6-28 22:06:22 | 显示全部楼层
流水是通过延长一次计算的时间,来提高运算频率,从而提高计算的吞吐率!
CCIE 发表于 2010-6-28 22:56:42 | 显示全部楼层
流水的作用是降低每级组合逻辑的延时<br>
如果延时满足要求就没必要流水,带有反馈的加法器也最好不要流水操作
inter 发表于 2010-6-28 23:41:10 | 显示全部楼层
Physics of Semiconductor Devices
longtime 发表于 2010-6-29 00:14:30 | 显示全部楼层
不是很清楚!不过学了不少东东!
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-25 01:02 , Processed in 0.067354 second(s), 17 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表