集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2796|回复: 5

verilog问题,没看懂,异步清空的D触发器的U D P描述

[复制链接]
longtime 发表于 2010-6-27 23:59:15 | 显示全部楼层 |阅读模式
本帖最后由 fpgaw 于 2010-7-4 07:16 编辑

下例是带异步清空的D触发器的U D P描述。
p r i m i t i v e D_Async_FF (Q, Clk, Clr, Data) ;
o u t p u t Q;
r e g Q;
i n p u t Clr, Data, Clk;
t a b l e
// Clk Clr Data Q (State) Q( n e x t
(01) 0 0 : ? : 0 ;
(01) 0 1 : ? : 1 ; 这两句是不是多此一举,底下的情况已经包括了吧
(0x) 0 1 : 1 : 1 ;
(0x) 0 0 : 0 : 0 ;
// 忽略时钟负边沿:
(?0) 0 ? : ? : - ;
(??) 1 ? : ? : 0 ;
? 1 ? : ? : 0;      这句和上面那句有啥区别?
e n d t a b l e
e n d p r i m i t i v e
inter 发表于 2010-6-28 01:32:44 | 显示全部楼层
r i m i t i v e D_Async_FF (Q, Clk, Clr, Data) ;<br>
o u t p u t Q;<br>
r e g Q;<br>
i n p u t Clr, Data, Clk;<br>
t a b l e<br>
// Clk Clr Data Q (State) Q( n e x t<br>
(01) 0 0 : ? : 0 ;<br>
(01) 0 1 : ? : 1 ;&nbsp; &nbsp;&nbsp;&nbsp;这两句是不是多此一举,底下的情况已经包括了吧//不是多次一举,这两句表示clk上升沿<br>
(0x) 0 1 : 1 : 1 ;<br>
(0x) 0 0 : 0 : 0 ;<br>
// 忽略时钟负边沿:<br>
(?0) 0 ? : ? : - ;<br>
(??) 1 ? : ? : 0 ;<br>
? 1 ? : ? : 0;&nbsp; &nbsp;&nbsp; &nbsp;&nbsp; &nbsp;&nbsp; &nbsp;&nbsp; &nbsp; 这句和上面那句有啥区别?////这句的意思是复位,清零<br>
e n d t a b l e<br>
e n d p r i m i t i v e
AAT 发表于 2010-6-28 02:20:21 | 显示全部楼层
(01) 0 0 : ? : 0 ;<br>
(01) 0 1 : ? : 1 ;&nbsp; &nbsp;&nbsp;&nbsp;这两句是不是多此一举,底下的情况已经包括了吧<br>
(0x) 0 1 : 1 : 1 ;<br>
(0x) 0 0 : 0 : 0 ;<br>
<br>
后两句的Q (State)是1,并不包括前两句的全部情况
FFT 发表于 2010-6-28 03:28:41 | 显示全部楼层
(??) 1 ? : ? : 0 ;<br>
? 1 ? : ? : 0;<br>
<br>
<br>
LOONG,这两句什么区别?
interi 发表于 2010-6-28 04:32:52 | 显示全部楼层
原帖由 shun5042 于 2006-10-16 10:25 发表<br>
(??) 1 ? : ? : 0 ;<br>
? 1 ? : ? : 0;<br>
<br>
<br>
LOONG,这两句什么区别? (??)是指从某个值变化到某个值,怎么变化都行,但有个变化<br>
?是不管是什么情况,可以是不变化的情况,比如保持在高电平或者低电平的时候
ngtim 发表于 2010-6-28 06:12:59 | 显示全部楼层
这个我也是不大懂,高手指点
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 09:54 , Processed in 0.065270 second(s), 24 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表