集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1954|回复: 4

为什么顶层模块有两个时钟?

[复制链接]
CHAN 发表于 2010-6-28 00:21:19 | 显示全部楼层 |阅读模式
为什么顶层模块有两个时钟?
CTT 发表于 2010-6-28 01:38:01 | 显示全部楼层
那至少把你顶层模块的always块的敏感表都贴出来吧 ,还有你觉得可能有影响的。<br>
我是觉得可能你的敏感表有些问题。
 楼主| CHAN 发表于 2010-6-28 01:55:42 | 显示全部楼层
这谁是哪儿的错误啊
CCIE 发表于 2010-6-28 03:19:56 | 显示全部楼层
你至少也要把程序出错的部分贴出来啊<br>
要不你让大家怎么帮你啊!!!
ANG 发表于 2010-6-28 03:38:54 | 显示全部楼层
是不是alway敏感变量里面有不是时钟的边沿敏感信号?
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 10:26 , Processed in 0.059935 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表