集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1954|回复: 4

关于选片?

[复制链接]
longtime 发表于 2010-6-28 00:34:09 | 显示全部楼层 |阅读模式
1.如何知道一个程序占用多少个逻辑单元,从而知道该选多大的片子?

2.串行A/D输出送给CPLD时,需要用VHDL编写接口程序吗?

3.若一个A/D是100ksps,意思是说只能送100khz的频率吗,还是小于100khz都可以?
 楼主| longtime 发表于 2010-6-28 01:31:07 | 显示全部楼层
hehe <br>
看一下
ATA 发表于 2010-6-28 02:12:15 | 显示全部楼层
1. FPGA厂商的工具最后都会给出适配报告,里面给出了详细的适配信息,包括用多少个逻辑单元,<br>
2. 串行A/D输出送给CPLD时,我们就用VHDL编写一个串行接收数据的模块串行接受就行了?<br>
3. 若一个A/D是100ksps,通常需要用到大于100khz的时钟(因为内部可能不能在一个时钟内完成一次转换),所以小于100khz通常都是不可以的。
interige 发表于 2010-6-28 03:19:05 | 显示全部楼层
编译报告上不是有吗
ups 发表于 2010-6-28 04:18:35 | 显示全部楼层
谢谢,谢谢啊!终于明白了些!哈哈,加油!
       
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 09:44 , Processed in 0.063980 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表