256*8的rom的VHDL设计

longtime · 发表于 2010-6-27 23:49:57

256*8的rom的VHDL设计

CHANG · 发表于 2010-6-28 01:06:54

实在不会呀

HDL · 发表于 2010-6-28 02:56:57

用Quartus的IP,你试试看

longt · 发表于 2010-6-28 04:51:17

是呀，很简单的

FFT · 发表于 2010-6-28 05:03:05

谁给我个程序 
谢谢拉

ngtim · 发表于 2010-6-28 06:52:23

ROM需要有个mif文件来确定初始的输入，当你在做时序方针的时候也可以通过initial块来模拟仿真。 
核心的要写上： 
 
//输入8位地址线，输出8位数据线 
//reg出一个深度是8，宽度为8的一个MEM 
 
input         addr[7:0] 
output      data[7:0] 
reg [7:0]  MEM[255:0] 
 
//然后写东西，输出=输入地址对应的数据 
 
always @ (posedge clk) //不带复位信号了 
begin 
    data<=MEM[addr]; 
end 
 
//最后把要模拟的预先输入写进去 
 
initial begin 
    for (i=0;i<256;i=i+1)  begin 
       MEM=i; 
    end 
end 
 
基本就可以用了。 
不能综合。不过带进去仿真就够了。 
你别的电路综合后，用quartus的ip包，把mif文件倒进去就可以了。

ngtim · 发表于 2010-6-28 07:56:31

好东西，支持。要好好学习

		自动登录	找回密码
密码			我要注册

256*8的rom的VHDL设计

站长推荐 /1