集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1595|回复: 0

在书上看了个另类3分频电路50%占空比,没看懂求指教

[复制链接]
qglyj 发表于 2010-7-6 15:37:48 | 显示全部楼层 |阅读模式
reg[1:0] state
reg clk1
always@(posedge clk or nefedge reset)
if(!reset)
state<=2'b00;
else
case(state)
2'b00: state<=2'b01;
2'b01: state<=2'b11;
2'b11:state<=2'b00;
default:state<=2'b00;
endcase
always@(negedge clk or negedge reset)
if(!reset)
clk<=1'b0;
else
clk1<=state[0];
assign clk_out=state[0]&clk1;
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-25 00:43 , Processed in 0.057393 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表