集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 3432|回复: 4

用Verilog写了一个串口的程序,只能收发单个字节,即收发8个数据位

[复制链接]
IPO 发表于 2010-8-5 09:29:16 | 显示全部楼层 |阅读模式
用Verilog写了一个串口的程序,只能收发单个字节,即收发8个数据位。现要能够收发一串字符串,你知道应该怎样改吗?
 楼主| IPO 发表于 2010-8-5 09:29:32 | 显示全部楼层
你要收一个字符串,那你先用个FIFO把多个字节缓存起来,当达到你要发送的长度要求的时候,一次性全部读出发送出去,接收也这么弄,你看怎么样
 楼主| IPO 发表于 2010-8-5 09:29:57 | 显示全部楼层
要收的字符串是串口RXD上的一固定长度的一串
假如是ABCDEFG
我现在写的是接收到AB AB AB AB AB 其它的没有收到

期望的结果是收到ABCDEFG ABCDEFG ABCDEFG这样的

串口TXD上
 楼主| IPO 发表于 2010-8-5 09:30:14 | 显示全部楼层
要收的字符串是串口RXD上的一固定长度的一串
假如是ABCDEFG
我现在写的是接收到AB AB AB AB AB 其它的没有 ...
IPO 发表于 2010-8-5 09:29



    你发送一次ABCDEFG,竟然收到多个AB?
 楼主| IPO 发表于 2010-8-5 09:30:29 | 显示全部楼层
时钟在走撒
然后就是发送端也是按周期发送
发送端1S钟发一次
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-25 01:41 , Processed in 0.059615 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表