切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 为何两种仿真结果不一样？
返回列表 发新帖
查看: 1589|回复: 0

为何两种仿真结果不一样？

[复制链接]
namemy 发表于 2010-8-6 22:35:56 | 显示全部楼层 |阅读模式
在verilog中 behavioral simulation 可以通过，但是post-translate simulation 不能通过 这种最什么原因导致的，谁有经验的指点下，非常感谢
FPGA工程师就业培训班（保就业）
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-25 02:21 , Processed in 0.054431 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表