集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1735|回复: 0

FPGA内部逻辑布线

[复制链接]
satanhaozi 发表于 2010-8-10 09:48:29 | 显示全部楼层 |阅读模式
求问在FPGA内部的逻辑布线
如何设计等长线
比如说我从同一个PLL输出两路完全一样的时钟
再给一个时钟做参考
测量出来的两路时钟延迟不同
有ns级的延迟
这个应该是FPGA逻辑布线造成的不同吧
有没有方法可以让它内部布线时等长
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-25 02:24 , Processed in 0.058977 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表