verilog全加器的测试代码

vhdl · 发表于 2010-8-13 09:14:27

我想问的是
1,always initial initial 是否是并行运算？

2,cin=0;
always #5 cin=~cin;
哪句在前运行？

vhdl · 发表于 2010-8-13 09:14:51

always和initia是并行

initia只运行一次

vhdl · 发表于 2010-8-13 09:15:04

先cin=0
先cin=0

rainybyf · 发表于 2010-9-19 11:45:14

1，并行执行
2，并行执行，只不过在执行always时会有个延迟等待，相当于先执行第一句，其实是并行执行的

zhang861616 · 发表于 2010-9-20 00:42:11

语句本身是顺序执行的，但是两者他们是并行执行的

zhang861616 · 发表于 2010-9-20 00:42:25

语句本身是顺序执行的，但是两者他们是并行执行的

wxywxyno1 · 发表于 2010-10-12 20:51:48

always和initial是并行的
先执行c=1，然后才执行always

zxopenhl · 发表于 2022-3-8 08:42:31

verilog全加器的测试代码

大鹏 · 发表于 2022-3-16 16:32:02

verilog全加器的测试代码

		自动登录	找回密码
密码			我要注册

站长推荐 /1