FPGA设计成功关键

ddr · 发表于 2010-4-12 10:46:33

本帖最后由 fpgaw 于 2011-5-22 09:42 编辑

1、想方设法使用一个时钟，进行同步设计。
2、确保信号建立时间无误。
3、尽量降低电路速度。
4、不要认为使用硬件描述语言是做软件。时刻保将自己写的每条语句都能找到成相应的硬件。

大鹏 · 发表于 2020-5-25 18:09:34

FPGA设计成功关键

zxopenhl · 发表于 2020-5-26 18:14:35

1、想方设法使用一个时钟，进行同步设计。
2、确保信号建立时间无误。
3、尽量降低电路速度。
4、不要认为使用硬件描述语言是做软件。时刻保将自己写的每条语句都能找到成相应的硬件。

月影星痕 · 发表于 2020-5-31 17:37:18

FPGA设计成功关键

zxopenljx · 发表于 2020-11-13 22:35:16

FPGA设计成功关键

大鹏 · 发表于 2020-12-13 16:17:10

FPGA设计成功关键

zxopenljx · 发表于 2025-4-10 17:00:26

FPGA设计成功关键

		自动登录	找回密码
密码			我要注册

站长推荐 /1