集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1844|回复: 3

verilog里面那个*是什么意思?

[复制链接]
IPO 发表于 2010-9-15 09:53:38 | 显示全部楼层 |阅读模式
set_false_path –fall_from clk1–to [get_pins test_logic|*|datain]

里面那个*是什么意思?
 楼主| IPO 发表于 2010-9-15 09:54:46 | 显示全部楼层
set_false_path –fall_from clk1–to [get_pins test_logic|*|datain]

里面那个*是什么意思?
IPO 发表于 2010-9-15 09:53



    通配符,表示任何字符
 楼主| IPO 发表于 2010-9-15 09:55:00 | 显示全部楼层
set_false_path –fall_from clk1–to [get_pins test_logic|*|datain]

那这个通配符两边的两竖是什么?
 楼主| IPO 发表于 2010-9-15 09:55:17 | 显示全部楼层
set_false_path –fall_from clk1–to [get_pins test_logic|*|datain]

那这个通配符两边的两竖是什么?
IPO 发表于 2010-9-15 09:55



    模块层次
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-25 13:47 , Processed in 0.058857 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表