专门设计了Cyclone V SoC中的互联,FPGA逻辑和处理器之间的吞吐量高达100 Gbps以上,从而提高了系统性能,图1。FPGA逻辑和Cortex-A9处理器之间的100 Gbps互联保证了系统有足够的互联性能,支持大吞吐量数据流。
图1.Cyclone V SoC,FPGA和处理器之间>100 Gbps互联
能够有效的访问片内和片外存储器也使得SoC FPGA提高了系统性能。Cyclone V SoC中的硬核存储器控制器采用了复杂算法,尽可能提高您存储器的效率。这些算法使用缺陷权重罗宾带等复杂算法,管理会话优先级、对命令和数据重新排序、调度未完成的会话,从而提高了存储器带宽。其他的性能源自通过软件定制存储器控制器,与定制数据指标非常符合。
评估存储器控制器性能时,重要的是不仅仅要关注总线宽度和速度。LMbench等系统级基准测试适用于查看存储器子系统的总体性能。在667MHz Cyclone V SoC系统上运行LMbench基准测试表明,具有智能存储器控制器的Cyclone V SoC的存储器带宽更高——比竞争SoC器件高出17%,而且存储器工作频率降低了25%。这种在效率上的优势支持Cyclone V SoC以更低的时钟速率实现更大的带宽,降低了系统功耗。
简单的集成不但降低了功耗,Cyclone V SoC还具有时钟选通和调整等低功耗模式。处理器和FPGA还有独立的电源平面,支持应用程序完全关断FPGA供电,而保持处理器工作,监视任何中断。
为优化功耗,SoC设计与电源设计的关系越来越密切。在系统级,电源供电设计有时候要比SoC器件本身功耗更大。这些系统的难点在于怎样在减小电源供电布局和提高供电效率之间达到均衡。有很多电源供电选择为Cyclone V SoC提供支持,高级DC-DC电源转换器技术也为其提供支持,支持设计人员满足严格的功耗预算和空间限制要求。Altera提供Enpirion电源模块新产品,非常适合满足基于SoC FPGA的嵌入式系统的空间和效率限制要求。
来自Altera的SoC FPGA由SoC嵌入式设计套装(EDS)提供支持,套装包括全套的ARM兼容工具包,支持在Altera SoC器件上开发嵌入式软件。它包括开发工具、实用工具程序、运行时软件,以及应用实例,帮助您迅速开始SoC嵌入式系统的固件和应用软件开发。Altera和ARM之间这种非常重要的关系导致SoC EDS提供了独特的Altera版ARM Development Studio 5 (DS-5)工具包。ARM DS-5高级多核调试功能与FPGA自适应功能相结合——能够立即看到FPGA硬件中的改动,无缝链接至Altera的SignalTap逻辑分析器,这一SoC EDS工具包帮助嵌入式软件开发人员获得了前所未有的全芯片可视化和控制能力。