集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1389|回复: 3

各位大侠求助!!!!!

[复制链接]
pstone 发表于 2010-11-7 21:24:02 | 显示全部楼层 |阅读模式
怎样在相同周期内根据输入值的不同调节高低电平之比!!!比如输入0 时为 0:7 ,为1时 1:7。。。。。。。。
真诚求教!!!
weibode01 发表于 2010-11-7 22:33:12 | 显示全部楼层
不是很理解,那你可以在一个POSEDGE CLK来的时候判断一下输入的是高是低,然后用一个中间变量自加1进行控制输出高电平多少个时钟,输出低电平多少个时钟。。不知道这样回答有没有用。。
 楼主| pstone 发表于 2010-11-7 23:14:56 | 显示全部楼层
输入信号是频率为100khz,输出信号的频率也是100khz,根据输入值的不同调节高低电平之比
zhouweibang 发表于 2010-12-8 00:30:40 | 显示全部楼层
if(num==0)
initial begin
  #7 clk= 1;
end
else
initial begin
#1 clk =0;
end                        仅提供一个思路 呵呵
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-27 17:36 , Processed in 0.055638 second(s), 18 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表