dvb_s2_ldpc_解码器

dgh_fpga · 发表于 2014-4-2 23:39:21

描述
该项目是基于另一个项目，我在2008年提出对履行我的硕士学位。它最初针对的是学校提供一个180nm的ASIC库，但我想重新实现它的FPGA 。有我在其中可以使用一些帮助的地区：

- 验证功能的正确性。它的工作，以纠正翻转位条件，但我写的编码器，因此有可能我误解的东西。一组额外的眼睛检查我的标准的解释可能是有用的。
- 测试平台的改进。我的噪声模型只是一堆文件从我随机拉动的样品。我认为这将是更好的调用C函数中加入噪声的信号。还有一些其他小的改进，我想做出测试平台以及。
- 合成到FPGA中。 RAM和ROM的型号我现在使用适合于FPGA实现，但他们仍然只是行为模型。我需要切换到真正的RAM及ROM的，并且在一个大的FPGA构建项目。
- 通用编码和测试。检查过代码，发现问题或者提出改进建议可能会有帮助。
- 横臂的I / O ？现在，我加载的比特组转换为并行解码器（360 ， 180或90比特的时间，取决于实现的某些参数）。这可能是最好添加一个标准化的接口，也许是双横臂。
- 展望未来。该设计允许分层解码，这是一种方法来减少迭代的次数在解码器中，同时实现相同的性能。不幸的是，事情错了，当我在ROM改为分层解码。如果有人能调查这将是有益的。