切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 时序分析报告
返回列表 发新帖
查看: 1843|回复: 1

时序分析报告

[复制链接]
guanguan 发表于 2010-11-28 16:22:31 | 显示全部楼层 |阅读模式
时序分析报告里，第一次分析actual tsu是5.152ns，于是我加约束成5.150ns，再分析一次，actual tsu怎么成了0.868ns了呢？
时序分析报告
FPGA工程师就业培训班（保就业）
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
北国孤月 发表于 2010-12-7 09:25:18 | 显示全部楼层
为什么要时序约束呢？？
至芯科技ZX系列开发板正在火爆发售！
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-27 15:46 , Processed in 0.059497 second(s), 24 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表