集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 4299|回复: 2

FPGA器件的最高工作频率主要受哪些限制?

[复制链接]
IPO 发表于 2010-12-7 09:34:43 | 显示全部楼层 |阅读模式
FPGA器件的最高工作频率主要受哪些限制?
 楼主| IPO 发表于 2010-12-7 09:35:18 | 显示全部楼层
测一个几微秒的脉冲宽度,想用一个脉冲来计数,外部晶振是30M,PLL倍频到100M
作为计数脉冲,这样检测精度为0.01us,显然计数频率越高,精度越高,那PLL倍频最高
频率受什么条件限值呢?
使用的器件是EP2C20Q208C8,C8的器件最高工作频率能到多少呢?
 楼主| IPO 发表于 2010-12-7 09:35:29 | 显示全部楼层
PLL作为一个频率合成器,输出的最高频率是由PLL本身的特性决定的,配置FPGA的PLL时,不合适的频率范围,工具软件会报错的.所以说,PLL的输出频率范围是个analog概念.
器件的工作频率是个很笼统的概念.除了受制于PLL的输出频率外,还受制FPGA中设计本身,通过STA的方式可以报出大概的频率,这是个digital的概念.
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-27 15:34 , Processed in 0.062575 second(s), 24 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表