赛灵思发布Vivado设计套件2012.3将生产力提升数倍

赛灵思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布推出Vivado™设计套件2012.3版本，首次为在多核处理器工作站上运行该工具的客户提供全新的增强功能，大幅提升生产力，同时，还为加速设计实现提供了全新的参考设计。
赛灵思公司设计方法高级市场营销经理Tom Feist指出：“赛灵思新一代设计环境的每一个新版本的推出，都致力于坚持不懈地从各个方面大幅提升客户生产力。别忘了，随着赛灵思推出大批拥有200多万个逻辑单元的All Programmable 3D IC，，缩短运行时间成为必然， 而这只是领先一代的Vivado设计套件在帮助设计人员加速产品上市的众多方面之一的”
自4月首发以来，Vivado设计套件不仅将复杂设计的速度提高4倍，加速了基于C和RTL的实现时间，同时性能也比ISE®设计套件提高了1个速度等级，比同类竞争器件则提高多达3个速度等级。由于采用了全新多线程布局布线技术，赛灵思新一代设计环境最新版本的推出具有里程碑性的意义，进一步提高了多核工作站的生产力，能将基于双核处理器的运行时间加速1.3倍，基于四核处理器的运行时间加速1.6倍。
All Programmable 7系列FPGA目标参考设计
Vivado设计套件2012.3版本的推出，扩展了赛灵思支持Kintex™-7和Virtex®-7 All Programmable FPGA的目标参考设计（TRD）组合，进一步提高了设计人员的生产力。TRD提供了预验证的性能优化型基础架构设计，设计人员可在此基础上进行修改和扩展以满足他们的定制需求。
• Kintex-7 FPGA基础目标参考设计通过全面集成的PCIe®设计展示了Kintex-7 FPGA的功能，该设计采用性能优化的DMA引擎和DDR3存储控制器，能提供10 Gb/s的端到端性能。
• Kintex-7 FPGA连接功能目标参考设计每个方向的性能高达20 Gb/s，采用带有Gen2 x8 PCIe端点的双网络接口卡（NIC）、多通道数据包DMA、用于缓冲的DDR3存储器以及符合10G以太网MAC协议和10GBASE-R标准要求的物理层接口。
• Kintex-7 FPGA嵌入式目标参考设计提供了完整的处理器子系统，并配套提供GbE、DDR3存储控制器、显示控制器及其它标准处理器外设。
• Kintex-7 FPGA DSP 目标参考设计包含高速模拟接口，提供数字上/下变频超频功能，可运行在491.52 MHz的频率上。
供货情况
质保期内的ISE 设计套件逻辑版本和嵌入式版本用户可免费获得Vivado设计套件设计版本；而ISE设计套件 DSP版本和系统版本用户则可免费获得带有Vivado 高层次综合(Vivado HLS)功能的Vivado设计套件系统版本。
如需下载最新版ISE 设计套件和Vivado 设计套件，敬请访问：www.xilinx.com/cn。客户现在也能注册观看Vivado 设计套件的在线培训。