赛灵思SVP汤立人赛灵思SVP汤立人FPGA开发革命性工具推出

今天，随着半导体工艺技术的发展，FPGA已经变得日益强大，同时也变得更加复杂，这让设计工程师在享受其高性能的同时也承受着开发上的痛苦：大规模的设计协同、子系统的规划、时序收敛的处理、不同IP的调用等等都给工程师带来了更多的挑战，有没有更有效的方法或者工具来开发FPGA？ 有！现在，赛灵思推出了革命性的Vivado 设计套件，它不再着眼于单一器件的开发，而是以 IP及系统为中心，从系统级层面实现FPGA，它也带来了生产效率的大提升，原来需要23分钟仿真的设计现在只需要3秒钟就可以完成！而且真正实现了支持C语言开发FPGA，可以预计，随着Vivado 设计套件的推出，FPGA开发将步入一个新的时代！
　　
　　“Vivado取自意大利语，意为新的生活新的生命，它代表了赛灵思一种新的开发工具系列，这个系列和赛灵思传统的ISE一样，将不断推出新版本，帮助工程师实现高效的FPGA开发。”在Vivado设计套件新闻发布会上，赛灵思公司全球高级副总裁，亚太区执行总裁
　　汤立人 (Vincent Tong) 指出，“Vivado 设计套件是赛灵思公司500人团队用4年时间开发而成，它继承了ISE 中经成功验证的主要组件，在我们正式发布前，beta版本已经被客户使用了一年多，很多客户对它给予了积极的评价。”
　　
　　Oki Information Systems 公司IP 平台业务部负责人Yasuo Yamamoto指出：“作为 Vivado 设计套件早期使用计划的参与者，我们用 Vivado 工具编译我们的 PCIe DMA 控制器 (iDMAC) IP。我们将 IP 从 ISE 设计套件移植到 Vivado 套件上，没出现任何问题。由于 Vivado 采用了基于 PlanAhead 的 GUI，使我们的工程师能够快捷方便地掌握 Vivado IDE 的使用方法。由于采用 ASIC 友好型 Tcl 脚本，之前具备 ASIC 设计经验的 IP 设计工程师使用该套件会更加轻松。放眼未来，我们计划在大规模设计中采用Vivado 工具，并期待着通过高性能综合、布局布线分析功能和低存储器使用率等众多突破性技术推动生产力的大幅提升。”
　　
　　一、从以器件为中心的开发上升到以IP和系统为中心的开发
　　
　　“从FPGA的发展历程来看，从最初实现胶合逻辑到现在集成大量接口、集成DSP、集成ARM处理器内核、集成模拟器件…..我们认为，FPGA正成为一个‘All Programmable’器件。”汤立人指出，“‘All Programmable’器件是可编程的系统集成，设计团队不仅能够为他们的设计编程定制逻辑，而且也可以为基于ARM?和赛灵思处理子系统、算法和I / O进行编程。这是一个全面的系统级器件，集成的系统功能越来越多

赛灵思SVP汤立人赛灵思SVP汤立人FPGA开发革命性工具推出