切换到窄版

fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 用vcs怎么混合编译systemverilog，vhdl和c

发新帖

查看: 3492|回复: 0

用vcs怎么混合编译systemverilog，vhdl和c

qq894362330 发表于 2010-12-21 11:11:47 | 显示全部楼层 |阅读模式

systemverilog实例化了vhdl中的一个模块，并使用dpi调用了c中的一个函数。
用vcs怎么编译生成可执行程序，急求，在线等！

VCS, VHDL, 编译

相关帖子

至芯科技ZX系列开发板正在火爆发售！

回复

使用道具举报

发新帖

站长推荐 /1

|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-28 08:41 , Processed in 0.058420 second(s), 24 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表