集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1631|回复: 1

这样的代码格式正确吗?在ISE12.3里的GLBL.V里有这样的语句

[复制链接]
vhdl 发表于 2010-12-28 08:47:53 | 显示全部楼层 |阅读模式
这样的代码格式正确吗?在ISE12.3里的GLBL.V里有这样的语句。

glbl.PLL_LOCKG,这种写法是合法的吗?为什么我在仿真时这样写就不对呢?
比如我A模块下有B信号,在Testbench中我这样用为什么就不对呢?
比如在display任务中想打印A模块下的B信号,A.B的写法就不对吗?
 楼主| vhdl 发表于 2010-12-28 08:48:09 | 显示全部楼层
这样的代码格式正确吗?在ISE12.3里的GLBL.V里有这样的语句。

glbl.PLL_LOCKG,这种写法是合法的吗?为什 ...
vhdl 发表于 2010-12-28 08:47



    testbench里这样的写法是没有问题
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-28 08:54 , Processed in 0.056578 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表