如何让7系列FPGA的功耗减半

在开发 7 系列 FPGA 产品线的过程中，赛灵思的芯片架构师曾与数百位客户交流过，一个话题被客户反复提及，那就是功耗问题。正因为客户有如此明确的要求，赛灵思在设计这款今年 3 月开始向客户功耗的最新一代 28nm FPGA 时，把降低功耗和功耗管理视为优先考虑的问题。事实上，赛灵思 7 系列 FPGA 的功耗仅为前一代器件的一半，与此同时逻辑性能、I/O 性能显著提升，收发器性达到了 28Gbps，且逻辑容量创下了新高(见视频)。

　　功耗下降的关键原因是赛灵思为 7 系列 FPGA 选用了台积电 (TSMC) 的 28nm HPL 工艺，该工艺是赛灵思和 TSMC 专门针对 FPGA 合作开发的。除了在功耗方面具有众多内在优势外，该工艺还有可灵活支持功率分级和电压调节功能，而这两种功能是采用其它工艺实现的 FPGA 所不具备的。除了选择理想的 FPGA 工艺外，赛灵思还优化了器件架构，以进一步降低功耗。

　　赛灵思将发布改进后的电源分析工具，帮助设计人员评估赛灵思 FPGA 的功耗特性。

　　重中之重

　　功耗管理无疑已成为大多数 FPGA 用户最为关心的问题。在过去，如果一个系统使用的是普通电源供电，只要客户能够将其插在电源插座上正常使用，他们就会很满意，在选择 FPGA 时，我们根本不必过分关注 FPGA 的功耗问题，只需考虑 FPGA 的性能和容量就可以。不过，事情已经发生了变化。

　　在过去 10 年中，行业已经步入了新的、速度更快的半导体制造工艺时代，但这些工艺存在严重的不足，那就是晶体管的漏电流问题。同时，系统制造商希望通过提供低功耗的产品来降低总体拥有成本或使用成本，从而实现产品的差异化，同时，开发出大量需要直流供电(电池供电系统)的创新型新产品。因此，降低功耗和投入功耗管理系统是大多数客户所必须面对的，即便他们的目标不是手持设备。不管愿意与否，都必须关注功耗问题。

　　

如何让7系列FPGA的功耗减半


　　Navbeet Rao

　　连接功能设计平台部产品经理

　　以人为本的供电

　　在 130nm 工艺节点下，IC 上的晶体管开始消耗电力，即便用户将系统置于“待机”或“休眠”模式。这种不必要的电力消耗(常称为静态功耗或静态漏电流)随着 90nm、65nm 和45nm 工艺的推出日益严重。在 45nm 节点下，最糟糕时，静态功耗占到了一般芯片功耗的 30% 到 60%。其余的才是动态功耗，即器件运行其实际设计用于处理的操作时消耗的电力。芯片性能越高，要求的晶体管性能越高，漏电流就越严重。

　　浪费电力当然不是件好事，但静态功耗还会导致一个更严重的后果，即产生热量。这种热量加上动态功耗产生的热量，会让晶体管漏电更严重，反过来产生的热量更多。这样会导致更大的漏电流，陷入恶性循环。如果不进行适当的冷却和功耗预算，听之任之，这种漏电流生热，热导致更多漏电流的恶性循环会缩短 IC 的使用寿命，甚至引发热失控，突然导致灾难性的系统故障。据广泛报道，这是微软初始版本 Xbox 360的核心器件 Nvidia ASIC 的常见问题，导致大规模的召回和重新设计。

　　许多设计小组不得不自己想尽办法来解决静态功耗引发的问题。部分设计人员采用了“时钟和电源门控”等方法，或在设计中采用“电源岛”。众多其他设计团队则在系统中添加散热片、风扇，甚至制冷电路和更大的功率电路，以供冷却使用，从而应对漏电流问题。但所有这些措施都会增加项目设计的材料清单成本和人力成本。

　　除了行业范围内普遍对漏电流的担忧，部分企业降低功耗还有自己的原因。许多企业现在要么正举着“环保大旗”，要么就是简单地想让自己的产品差异化，标榜采用比同类竞争系统功耗低的系统，可减少电费支出，具有更低的总拥有成本或运行成本。这对网络和高性能计算来说尤其如此，它们需要大型高散热系统全天候可靠运行。这些计算集群及其冷却系统的用电成本极高，所以如果每颗芯片能够节电几瓦，加起来就非常可观。当然，任何电池供电的系统都把功耗视为优先考虑因素，因为功耗会直接影响电池充电或更换前的运行时间长短。

　　虽然 FPGA 要在商用移动电话(为数不多的产品销售数量大到适合采用 ASIC 设计的市场之一)中得到广泛应用还有一段路要走，使用 FPGA 的低功耗应用已经如雨后春笋般涌现出来，其中包括车载信息娱乐系统、驾驶员辅助系统、战士战场安全通信电子设备、手持移动医疗设备、3D 电视和电影摄像机、飞行器和太空探索器